MOS STATIC RANDOM ACCESS MEMORY

Patent Number:

JP54037544

Publication date:

1979-03-20

Inventor(s):

HARUBE MITSUO

Applicant(s):

SHARP CORP

Requested Patent:

JP54037544

Application Number: JP19770104039 19770829

Priority Number(s):

IPC Classification:

G11C11/40; G11C7/00

EC Classification:

Equivalents:

Abstract

PURPOSE:To stabilize operations by preventing the contents of a cell from being broken down by making the difference of the mutual conductance of a digitselecting transistor between a read time and write time.

Data supplied from the esp@cenet database - I2

		·	*
_			

19日本国特許庁

公開特許公報

⑩特許出願公開

昭54—37544

f)Int. Cl.²G 11 C 11/40G 11 C 7/00

创特

識別記号

10 日本分類 97(7) C 13 97(7) C 101

庁内整理番号 7010-5B 7368-5B ④公開 昭和54年(1979) 3月20日

発明の数 1 審査請求 未請求

(全 5 頁)

MMOSスタテイツクランダムアクセスメモリ

願 昭52-104039

②出 願 昭52(1977)8月29日

⑫発 明 者 治部光男

大阪市阿倍野区長池町22番22号 シヤープ株式会社内

⑪出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 福士愛彦

明 細 雲

発明の名称
 MOSスタティックランダムアクセスメモリ

2. 特許請求の新開

- CMOSからなる2つのインパータをクロス 接続し、各インパータとデータ線間に桁選択用 のMOSトランジスタを接続してなるランダム アクセスメモリにおいて、上記桁選択用MOS トランジスタのゲートに与える桁選択信号とし て、セルの内容の説み出し状態と遊き込み状態 で異なるレベルの信号を印加してなり、セルの 内容の破壊を防止したことを清徴とするMOS スタティックランダムアクセスメモリ。
- 2 特許請求の範囲第ノ項において、桁選択信号を形成する桁選択回路にPチャネルMOSとn チャネルMOSの並列回路からなるレベルシフト回路を設け、該レベルシフト回路に暫き込み 信号及び読み出し信号を入力して導通状態を制 弾し、異なるレベルの信号を形成することを特 後とするMOSスタティックランダムアクセス

メモリ。

3. 発明の詳細な説明

本発明は、鬱き込み及び読み出し時におけるセルの内容の安定化を企ったRAM(ラングム・アクセス・メモリ)に関するものである。

第/図に従来の 6 MOS / セル概造から成るスタティック R A M 回路を示す。桁選択線 L 1 に接続された N チャネル M O S からなるトランスファゲート T 1 、 T'1 のゲートに高(*1*) レベルの信号が与えられると、メモリセルが書き込み或いは脱み出し可能な状態に選択され、セルのデータの内容が入出力線 L 2 、 L 2 、 に銃み出されるか或いは き込み の際には上記入出力線 L 2 、 L 2 、 に 整き込み 情報をのせるととによってメモリセル内に*1* 或いは*0* の情報が 書き込まれる。

ところで上記RAM回路においては、競み出し動作及び街き込み動作のいずれにおいても次のような問題がある。即ち、競み出し時には入出力線 しょ、しょは通常"高"レベルに充電されているが、このような高レベルの状態でセルの内容を破

特開附54-37544(2)

壊せずに読み出すには、2個のインパータを構成する各MOSトランジスタT』、T」の相互コンダククンス gm」と上記トランファゲートをなすMOSトランジスタT』、T」の相互コンダクタンス gm」との関に gm」〉 gm」とMOSトランジスタでは、インパータを構成する他方の MOSトランジスタでは、T」の相互コンダクタンス gm」とMOSトランジスタでは、T」の相互コンダクタンス gm」との条件が必要で gm」〉 gm」となるように各MOSトランジスタの相互コンダクタンス比を適切に選ばねばならない。

従来のRAM回路においては、各MOSトランジスタの形状、即ちゲートの幅や長さ等の値を適当に設計することによつて相互コンダクタンス比を変化させ、上記のような問題を解決しようとしていた。しかし、上記従来のようにMOSトランジスタの形状によつて改善しようとする場合、回路設計に対する自由度が減少し、またセルの占有

MOSトランジスタ構造から成つている。上記 MOSトランジスタT II ・ T II のゲートには、桁選択デコーダコから出力される審き込み及び読み出しの夫々の動作状態によつてレベルの異なる桁選択借号が選択験 L II から与えられ、ソースには書き込み回路 3 からデータ線 D、 D に出力された書き込み信号が与えられる。

上記桁選択デコーグ2は、例えば中央演算処理 被履等から桁選択指令信号 A₁。 A₂ 及びタイミ、 ング信号 φ_r + φ_nが入力されたナンドゲートから は成されてかり、更に該ナンドゲートと電源の検 地レベル間に、ピチャネルMOSトランジスタT₂₁ とロチャネルトランジスタT₂₂ の並列接続された 何路からなるレベルシフト用のMOSトランジスタが接続されている。上記ピチャネルMOSトランジスタ タが接続されている。上記ピチャネルMOSトランジスタ ンジスタT₂₁ のゲートには第3図に示すような洗 みつかには第3図に示すような洗 みつかには第3回に示すよりな洗 カフが制御されれチャネルMOSトランシスタT₂₃ のゲートは接地レベルに保たれて常にオン状態に ある。 面積に制限が生じてサイズの減少及び高密度化が 阻止されるばかりでなく、費き込み時にはセルの 内容が反転するまでの期間、直流電流を流されば 費き込みが完了しないため消費電力の増大をきた す欠点があった。

本発明は上記従来回路の問題点に鑑みてなされたもので、桁選択用MOSトランジスタの相互コンダクタンス Bmを読み出し時と特き込み時で変化させることにより、セルの内容の破壊を防いできるよみ及び読み出し動作の安定を企るものである。即ち、桁選択用MOSトランジスタのゲートに与えられる桁選択用MOSトランジスタのゲート抵抗を変化させて相互コンダクタンス比を変化させるもので、次に図面を用いて本発明の実施例を辞細に説明する。

第3図に於て、プロックノはマトリックス状に配置されたFAMを脚成するノつのメモリセルで、СMOS構造からなるインパータコ個をクロスに接続し、各インパータの入出力部にセル選択用のMOSトランジスタTi、Tu、が接続された6

ととでアチャネルMOSトランジスタのスレッシュホールド電圧をVTHP, nチャネルMOSトランジスタのスレッシュホールド電圧をVTHNとして、まず上記桁選択デコーダコの勁作を説明する。尚信号"0"は一Vボルト、信号"1"は0ボルトとして説明する。

特開昭54-37544(3)

L。の信号レベルはOボルトとなる。即ちR/W

-*O*の書き込み時には桁選択線 L。にはOボルトの信号が出力されるのに対してR/W - *1*の読み出し時には(O-IVTHNI)ボルトシフトした信号が出力される。このような桁選択線 L。上に出力された信号はMOSトランジスタTn,

Tn'のゲートに与えられ、該MOSトランジスタTn,

Tn'は失々与えられた信号レベルに対応するオン抵抗を呈してデータ線上のD、D点をメモリセルに接続する。

ことでD(D)点に、後述する響き込み回路 3 かち与えられるーVボルトの書き込み信号が与えられると、セレ内のインパータにおけるR(R')点の電位と桁選択用MOSトランジスタTil(Til)のnチャネルに流れる電流との間には、桁選択線し、の信号レベルによつて第4図に示すよりな関係を生じる。即ち本実施例ではトランスファゲートがnチャネルMOSトランジスタで構成されていることから、桁選択線し、上の信号レベルが(0-1 VTHNI)ボルトである読み出し状態で

みでオン抵抗が異なるトランスファゲートに制御 されてセルの内容を破壊することなく夫々の動作 が行われる。

第3図においてデーク線のD(D)点と接地レベル間に容量C1、C1が接線され、当色込み回路3から出力された普色込み情報を著える。 野色込み回路3次は背色込み信号 DINが入力され、神色込みタイミング信号 ow、 owがゲートに入力された n チャネルMOSトランジスタT16 及びPチャネルMOSトランジスタT16 で野色込み時における電流パスを遮断状態に制御して消費者力の低減を企つている。

上記データ線 D 側にはデータ専出のための競み出し用インバータ 4 が接続され、データ線 D 上に 競み出された信号によってインバータ 4 のゲート が制御され、"1" 或いは"0" の信号が出される。尚本実施例においてはデータ線 D 側からのみ 読み出し情報を導出するため、高レベルの状態がトランスファゲート T 11 のスレッシ・ホールド電 E V T H N 分レベルシットすることになるが、これ

曲線IR、信号レベルが0ポルトである歯き込み 状態で上記IRより高いチャネル電流の曲線Iw を示す。ととでセルの内容が例えばMOSトラン ジスタT12 (T12)がオンしているとすれば、R 点の単位とMOSトランジスタT12 を流れる電流 との間には第《図に曲線Ipで示すような関係と なり、上記 IR及び Iwとの交点 Vn 或いは Viが 動作状態におけるR点の電位となる。従つて、競 み出し状態ではR(R/)点電位はIVHIポルト 程度となり、上記MOSトランジスタT12 (T12) のオン状態、即ちR(R')点の高レベル状態が破 壊されずに読み出される。また書き込み状態では、 セルの内容がMOSトランジスタTは (T12)の オン状態、即ちR(R')点が高レベルにあつても、 . トランスファゲートTn (Tn')がオンすると第 4図から明らかなようにR(R1)点電位は 1 V 11 ポルトに低下し、セル状態が反転して情報書き込 みが成される。

M O S トランジスタ T 13 (T 13) がオンしているようなセル状態の場合も同様に読み出しと普き込

を補正するためデータ線DにPチ・ネルMOSト ランジスタT!, を接続して高レベルとなるように 予め放電させる。

以上本発明のように、セルをお択するための祈 選択用MOSトランジスタのゲートに与える信号 のレベルを説み出し時と對き込み時で変化させる ことにより、従来のようにRAMを構成するMOS トランジスタの形状を相互コンダクタンス比が適 当になるように設計する必要がなく、回路設計が 滅めて簡単になり、動作の質領性を高めると共に 素子の高密度化を企ることができる。

4. 図面の簡単な説明


第ノ図は従来のRAMセルを示す回路図、第2図は本発明による実施例を示す回路図、第3図は同火施例の個号波形図、第4図は同実施例のR点で位とチャネル電流の関係を示す図である。

ノ…セル、コ…桁選択デコーダ、コ…審き込み 回絡、4…続み出し回路、Ti、Ti…桁選択 用MOSトランジスタ、Lュ…桁翼択線、


D. D. データ線、C. C'…容量、R/W…続

み出し/母を込み信号、Ta. Ta… レベルシ フト用MOSトランジスク

代塊人 弁埋士 倡士 愛 彦



-222-



₹4 🕸

·				٠.
				•
		·		
	·			